\$20 1 PN="60-100886" ?t 20/5/1

20/5/1

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

01622386 **Image available**

TWO-DIMENSIONAL SOLID-STATE PICKUP DEVICE AND ITS SIGNAL DETECTION METHOD

PUB. NO.: **60-100886** [JP 60100886 A]

PUBLISHED: June 04, 1985 (19850604)

INVENTOR(s): NISHIZAWA JUNICHI

TAMAMUSHI NAOSHIGE

APPLICANT(s): NISHIZAWA JUNICHI [000000] (An Individual), JP (Japan)

APPL. NO.: 58-208116 [JP 83208116]
FILED: November 05, 1983 (19831105)
INTL CLASS: [4] H04N-005/335; H01L-027/14

INTL CLASS: [4] H04N-005/335; H01L-027/14

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 42.2 (ELECTRONICS --

Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements,

CCD & BBD); R132 (ELECTRONIC MATERIALS -- Electrostatic

Induction Type Transistors, SIT)

JOURNAL: Section: E, Section No. 348, Vol. 09, No. 251, Pg. 85,

October 08, 1985 (19851008)

ABSTRACT

PURPOSE: To make it possible to stably and equally read a picture element area with a large capacity by using the parasitic capacity of the signal read line in an SIT area sensor.

CONSTITUTION: A capacity CSL is a parasitic capacity of a signal read line SLi. The information of an internal picture element C(sub ij) is taken out to a load resistance RL by charging of CSL by a precharge transistor TRQP, the discharge in proportion to the light information of CSL by an address gate pulse .phi.G(sub j) and the re-charge of CSL through a switching TRQS. The electric potential of a line SLi is always charged to the prescribed electric potential through TRQP at the time of reading, and the gate pulse .phi.G(sub j) is addressed from the condition set so that the fixed voltage is added between a drain 30 and a source 32 of SIT. In this way, stable and equal signals can be obtained. In such a way, the picture element area with a large capacity can be stably and equally read.

⑲ 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭60-100886

@Int_Cl_4

識別記号

庁内整理番号 6940-5C

❸公開 昭和60年(1985)6月4日

H 04 N 5/335 H 01 L 27/14

7525-5F

審査請求 有 発明の数 3 (全16頁)

❷発明の名称

2次元固体撮像装置及びその信号検出方法

②特 関 昭58-208116

20出 願 昭58(1983)11月5日

⑦ 発明者 西澤 ② 発明者 玉鼻

酒一 尚 茂

仙台市米ケ袋1丁目6番16号 仙台市角五郎1丁目3番8号

勿出 関 人 西 蹇

潘 —

仙台市米ケ袋1丁目6番16号

or an a

- 発明の名称 2 次元固体器像装置及びその信号検出方法
- 2. 特許請求の範囲
 - (1)ノーマリオフの砂電誘導トランジスタと ゲートキャパシタC。から構成された画素 Ciiを、X-Yマトリックスに構成したゲ ート蓄積方式のSITエリアセンサにおい て、垂直アドレスゲートラインGL1、G L 2、G L 3、…、G L ■ は各G L j 上の 各画素 C ij 、 C zj 、 C zj 、 ··· 、 C nj のゲー トにゲートキャパシタ Con を介して接続さ れ、信号読み出しラインSL1、SL2、 S L 3 S L n & . & S L i (i = 1 ~n)上の各画素 Cia、 Cia、 Cia、 …、 Cimを構成するSITのドレインに共通に 接続され、さらに各個号読み出しラインは 接地糟位との間に所定のキャパシタC。。 を持ち、かつ、各個号読み出しラインSL l (i = 1 ~ n) は、プリチャージトラン

ジスタ Q p を介して所定の電氣電圧 V pp ′ **蛸子に共通に接続されており、さらに各信** 号読み出しラインはこつの直列に接続され たスイッチトランジスタQ - 及びQ 5 を介 してビデオ出カラインに共通に接続され、 ピデオ出カラインに一つの負荷抵抗Rこ及 ぴーつのピデオ電額Vρρ が接続されてお り、各Q~のゲートはすべて共通に接続さ れておりトランスファパルスøァが印加さ れるようになされており、さらに各トラン ジスタ Q τ の ゲート・ソース 園 に は 所 定 の キャパシタCェを持たせ、かつソース塡子 は接地電位との間にキャパシタ С ਫ਼ੂ と を持 ち、各キャパシタの大小関係は、 C e < C sı´≈Cィ≲C sı となされていて、各ア ドレスゲートラインGL1、GL2、…、 GLIには垂直シフトレジスタより垂直シ フトパルス φ ₆₁ 、 φ ₆₂ 、 φ ₆₃ 、 … 、 φ _{6m} β 印加され、 スイッチトランジスタQsの ゲートには水平シフトレジスタより、水平

特局昭60-100886(2)

シフトパルス ϕ_{S1} 、 ϕ_{S2} 、 ϕ_{S3} 、 \cdots 、 ϕ_{Sn} が印加されることでメーソアドレスが行な われるように構成された2次元晶体機動装

- (2)前配特許請求の範囲第1項配収の2次元 固体機像装置の構成において、個号読み出 し時に、予め、トランスファパルスφェに よりQェをONし、C s L に並列にC s L' が電気的に接続された状態にしておいて、 予めプリチャージパルス申り によってQD をONさせて各個号読み出しラインSL1 、S L 2 、S L 3 、… 、 S L n のキャパシ タCsi+Cs~をすべて所定の電圧レベ ルに充電した後、GLJ上に並んだ画業C 。j、 Czi 、 Czj 、 …、 Cnj のゲートにゲー トキャパシタC。を介してアドレスゲート パルス φ ei を同時に印加することで、上記 (3)水平帰轍期間においてアドレスゲートパ の各面素のSiTを導過させると、各SI Tのゲートに蓄積されていた光情報の増幅 信号に対応した放電 AV SL が C sL + C
- g L'の一定電圧レベルVsuから行なわれ 、この後、中でも切ってQェをOFFした 後、順次水平シフトパルス Φει、 Φε ε、 Φ sa、…、φsn を各スイッチトランジスタQ 8 のゲートに印加することによって、キャ パシタCsいの放電量をビデオ電圧Vpp から負荷抵抗R」を介して再充電を行なう ことで、出力増子には、各番素Cri、Caj 、Caj、…、Cnjの情報が順次得られ、以 上の動作で一水平鉄み出し動作が完了し、 次に同様にして、垂直アドレスゲートライ ンGLJ + 1上の各面果C_{1/+1} 、C_{2/+1}、 C 5j+1 、 ... 、 C nj+1 の 簡 集 信 月 が 次 の 水 平 期間において順次読み出され、このように して順次すべての蓄兼を読み出す2次元因 体振像装置の信号検出方法。
 - ルス ϕ_{4j} (j = 1 \sim m)の百さよりも高い リフレッシュゲートパルスゆ 60 がアドレ スゲートラインGL1、GL2、…、GL

■ 上のアドレスゲートパルス φ ₆₁、 φ ₆₂、 φ₆₃、…、φ_{6m} に付加されることを特徴 とする前記特許請求の範囲第2項記載の信 号検山方法。

(4)ノーマリオフの静電原導トランジスタと ゲートキャパシタCgから構成された画業 Cij をXーYマトリックスに構成したゲー ト薪積方式のSITエリアセンサにおいて 、垂直アドレスゲートラインGL1、GL 2、GL3、…、GL■ は各GLj 上の各 畜素 Cij 、 Czj 、 Cij 、 … 、 Cnj のゲート にゲートキャパシタCgを介して接続され 、個号数み出しラインSL1、SL2、S L3、…、SLn は各SLi (i = 1~n)上の各画素 Cii 、 Ciz 、 Cis 、 ··· 、 Cim を構成するSITのドレインに共通に接続 され、さらに各信号読み出しラインは扱地 電位との間に所定のキャパシタ C s L を持 ち、かつ、各側号鏡み出しラインSLI(i − 1 ∼ n)は、プリチャージトランジス

タQ Pを介して所定の電票電圧 V p p / 戦子 に共通に接続されており、さらに各借号鉄 み出しラインはこつの直列に接続されたス イッチトランジスタQ0 及びQ8 を介して 水平領号転送用でCDの蓄積額域へ接続さ れており、各QTのゲートはすべて共造に 接続されてトランスファパルスφェが同時 に印加されるようになされて、さらに各ト ランジスタQェのゲート・ソース間には所 定のキャバシタCィを持たせ、かつソース 増子は接地電位との間にキャパシタ Csu′ を持ち、各キャパシタの大小関係はCL< C si'≈C + ≤ C si となされていて、さ らに、各スイッチトランジスタ Q s のゲー トもすべて共通に接続されて、トランスフ ァパルス φ 😝 の が同時に印加されるように なされていて各アドレスゲートラインGL 1、GL2、…、GL■ に垂直シフトレジ スタより垂直シフトパルス φ _{G1} 、 φ _{G2} 、 φ **63 、 ··· 、 φ _{frm} が印加される毎に画案列 C** ij

特別昭60-100886(3)

、 C zj 、 C zj 、 …、 C nj の画像情報はスイッチトランジスタ Q ャ 及び Q s の開閉 保にって C C D に並列に入力され、一水平 期間内において 一列の画景列の転送を完了し、 原次 (C zj+1 、 C zj+1 、 C zj+1 、 …、 C nj+2)、 … (C zj+2 、 C zj+2 、 C zj+3 、 …、 C nj+2)、 … (C zm 、 C zm 、 C zm 、 C nm)と一水平 期間毎に上記画素列の C C D 内における 転送を行なうことで C C D 山力増子に 順次 西 素情 程 を 存る 2 次元 固体 機像装置の 信 列 検 山方 法。

3. 発明の詳細な説明

本類発明は節電餅等トランジスタを用いたゲート書積方式の2次元間体操機装置に関するもので、XーYアドレス方式における信号読み出し換のキャパシタを利用する読み出し方式により高速、大容量の固体機能装置を提供するものである。

従来の部電新導トランジスタ (以下S) Tという)を们いたゲート等積方式による 2 次元間

体拠職装置(SITエリアセンサ)の構成の代 表的なものは第1因のように表わされる。GL 1、GL2、GL3、…、GL■は、各画業の マトリックス【Cij 】へのアドレスゲートライ ン(垂直個号アドレスライン)を示し、SL1 、SL2、SL3、…SLnは、各面素のマト リックス【Cij】からの信号出力ライン(信号 読み出しライン、水平信号出カライン)を示し ている。各裏来のゲートはゲートキャパシタC 6を介して垂直信号アドレスラインGLJ ヘ共 通に接続され、ドレインは水平信号出力ライン SLiへ共通に接続され、かつ各水平信号出力 ラインSLi はスイッチMOSQs を介してピ デオ出力ライン3に共通に接続されている。各 善素 【Cij】の信号読み出しは、垂直シフトレ ジスタ1から各アドレスケートラインへ出力さ れる垂直シフトパルス ϕ_{61} 、 ϕ_{62} 、 ϕ_{63} 、...、 Φem と、各水平信号出力ラインSLi を選択す るための水平シフトレジスタ2よりスイッチM OSQ8 のゲートへ出力される水平シフトパル

本顧発明的 5 は前 1 図の構成のゲート 著積方式による固体機能装置を特額 昭 5 6 - 2 0 4 6 5 6 号に既に川駅し、さらに具体的な信号跳み出し方法について改良を加え特顯 昭 5 7 - 2 1 7 7 5 8 号、特顧 昭 5 8 - 2 1 6 8 8 号及び特

顧暇58-26932号に関示している。その 信号読み出し方法の一例を第2因、第3因に示 す動作被形をもとに説明する。第2因は特願昭 56-204656号に示された信号読みだし の動作被形であり、第1因の回路構成において 、シフトバルス øs1 、 øs2 、 øs3 、 … 、 øsn に よって信号読み出しラインSL1、SL2、S L3、…、SLnを一本ずつ選択し、その選択 された期間(一水平期間)内においてアドレス ゲートパルス中a1、中a2、中a3、…、中amを各 アドレスゲートラインGL1、GL2、GL3 、…、G L ■ に印加することで X - Y アドレス を行なう動作となっている。第2回の動作波形 を用いる読み出し方式においては、特定の画素 Cijを選択するまでに ϕ_{S1} 、 ϕ_{S2} 、…、 ϕ_{Si-1} のパルスによって借号読み出しラインSL1、 SL2、…、SLI-1が選択されており、上 記中si、 中 sz … 、 中si-iの期間内においてGLi のラインには þ s i の パルスが(i - 1) 回加わ っていることになる。一旦Cにの資素信号が終


特問昭60-100886 (4)

み出されてから、次に向一の直乗Cijが読みだ されるまでの別間が光積分期間TLェ となるが 、上配の袋み山し方式では、X-Yマトリック スにおける倡号読み出しラインの数だけアドレ スゲートラインGLIにはアドレスゲートパル スφejが印加される。従って、画素Cijのゲー トには非選択時に上記(i – 1)回のゲートパ ルスφεjが加わることから、蓄積状態にあるゲ ートのキャリアが選げやすいという欠点が第2 因に示した信号読み出し形式には存在する。上 記のリーク特性はゲートパルスゆGJの高さと幅 に依存し、完全に非破壊読み出しとなる条件が 必要である。例えば φ qj の高さは1V以下、パ ルス幅も100nsec以下というようにである。 上配欠点に超み新たに本発明者らは別の信号統 み出し方式を特顧昭58-21688号、及び 特顧昭 5 8 - 2 6 9 3 2 月に関示した。その -例の動作波形を第3回に示す。第3回の動作波 形は、特定の画素Cijを読み出す際に、初めに アドレスゲートラインGL」を選択して、ゲー

トパルスの可を加え、次にゲートパルス電圧V **4が印加されている期間(一水平読み出し期間**)内において、信号読み出しラインSLiを選 択してシフトパルス øsiによって、負荷抵抗R ⊾を通して電源 V p p から選択された画素 Cij のSITのドレイン・ソース間に直旋電流を流 し込み流れる電流を検出する方式である。この 方式も、各面素のゲートにキャパシタCgを介 して如わるパルスゆ その高さと幅が問題であり 、ゲートのパルス電圧Veが高くなると、ゲー トキャパシタに蓄積されたキャリアが一水平割 関内の植く短時間の間にリークしてしまい、φ si、 ø sz 、 ··· と順次選択されるにつれて後方の 面素信号は、蓄積情報がリークされた情報を誘 み出すことになって、エリアセンサとしての完 全な動作とはならなくなる。さらに、一水平期 間にわたって、 p(g) によって選択されるG L 上 に並んだ一列の画素 Cij、 Czj、 …、 Cij、 … 、Cnjのゲート電位は、Cgと入力容量の分割 で定まる一定の電位に保持されなければならな

いが、時定数としては一水平期個以上必要であることから、ゲートを近くを低くとしてもわいません。そのではいかがつまってが洗出し、、様半の方欠を面が洗出して、、様半の方欠を面が洗出して、、様半の方欠を開ける。第3回に示す方式では、一水平の存存においてはゲートパルスとして、ゲートの特別高いリフレッシュパルスとして、ゲートの特別にはフレッシュする機能が具備されている。

イン・ソース間を焼れる 直流パスが存在している。



特開昭60-100886 (5)

そこで、本順発明者らは、一負荷、一ビデオ バイアス電源で動作し、従来の盗流電波を検出 するのではなく、個号跳み出しラインのキャバ シタCs の、プリチャージトランジスタにょ る充電と、ゲートアドレスパルス ¢ ; により SITのドレイン・ソース間のインピーダンス が下がることによる放電(この中に光信号情報 が含まれる)及び、スイッチMOSによるビデ オ電源から負荷抵抗R」を適しての再充電によ る信号検出という完全にダイナミックな動作方 式を見出し、従来の動作方法に比べ、構成、動 作ともに容易であり、特に大容量のエリアセン サとしても動作的に安定、低スイッチングノィ ズ、低階費電力であることを見出した。プリチ ャージトランジスタを用いて、信号読み出しラ インSLiを一旦充電する理由は、光積分期間 内において信号読み出しラインSLiでの電位 が光強度に依存して変動するからであり、一旦 、一定電位にもどした状態からゲートパルスφ ej を加えることで均一な信号が読み出される

からである。

さらに本願発明の別の目的は、上記完全ダイナミックな動作を行なう新しいエリアセンサの信号読み出し部分を一負荷から読み出す代りに CCD出力とする構成を提供することである。

本願発明の概要を以下に説明する。ノーマリオフの静電誘導トランジスタとゲートキャパシタCraから構成された画素 Cri を、Xーソマト

リックスに構成したゲート蓄積方式のSITエ リアセンサにおいて、垂直アドレスゲートライ ンGL1、GL2、GL3、…、GLm は各G Lj上の各層業 Cij、Czj、Czj、…、Cnjの ゲートにゲートキャパシタCcを介して接続さ れ、信号読み出しラインSL1、SL2、SL 3、…、S L n は、各 S L i で (i = 1 ~ n) 上の各面素 Cii 、 Ciz 、 Ci3 、 … 、 Cim を構成 するSITのドレインに共通に接続され、さら に各信号読み出しラインは接地電位との間に所 定のキャパシタCs」を持ち、かつ、各信号號 み出しラインSLi(i~1~n)は、プリチ ャージトランジスタQDを介して所定の電額電 圧 V ρρ′ 蝋子に共通に接続されており、さらに 各信号読み出しラインはこつの直列に接続され たスイッチトランジスタQェ 及びQS を介して ビデオ出力ラインに共通に接続され、ビデオ出 カラインには一つの負荷抵抗R」及び一つのビ デオ電源Vppが接続されており、 Qpのゲー トはすべて共通に接続されており、さらに各ト

ランジスタQャ のゲート・ソース値には所定の キャパシタCィを持たせ、かつソース爛子は接 地電位との間にキャパシタCsごを持ち、各キ ャパシタの大小関係はC g < C s L′ ≈ C + < C sぃとなされていて、各アドレスゲートライン G L 1 、G L 2 、…、G L m には垂直シフトレ ジスタより垂直シフトパルスφ G1、φ G2、φ G3 、…、 φ gm が印加され、各スイッチトランジ スタQs のゲートには水平シフトレジスタより 、水平シフトパルスのsi 、のsz 、のsa 、…、の sn が印加されることでX-Yアドレスが行な われるようになされた二次元因体機像装蔵の構 成において、信号読み出し時に、予め、トラン スファバルス φェ により Qェ を O N し、 C s L に並列にCsl、が電気的に接続された状態にし ておいて、予めプリチャージパルスφρ によっ TQDをONさせて各借号読み出しラインSL 1、SL2、SL3、…、SLnのキャパシタ CsL + CsL'をすべて所定の電圧レベルに充 電した後、GLJ上に並んだ西井Cii、Czi、

持原昭60-100886 (6)

Caj、…、Cnj のゲートにゲートキャパシタ Caを介してアドレスゲートパルスφeiを周時 に印加することで、上記の各画素のSITを導 通させると、各SITのゲートに蓄積されてい た光情報の増幅信号に対応した故電ムVェーが C su + C su′の一定電圧レベルVェ, から行 なわれ、この後、中でを切ってQ~をOFFし た後、順次水平シフトパルス øsi、 øsz、 øsz 、…、 ø sn を各スイッチトランジスタQs の ゲートに印加することによって、キャパシタC s L'の放電機をビデオ電圧Vpp から負荷抵抗 R」を介して肖充電を行なうと、出力機子には 、各爾集 C+j、 Czj、 Czj、 …、 Cnj の情報。 が順次得られることになる。以上の動作で一水 平読み出し動作が完了し、次に同様にして、垂 直アドレスゲートラインGL」+1上の各面素 Cij+1 、Czj+t 、C3j+1 、…、Cnj+1 の画像 信号が次の水平期間において順次読み出される 。このようにして順次すべての画素を読み出す わけである。水平帰轍期間において、リフレッ

シュゲートパルスを印加して、各畜素別を周時 にリフレッシュする機能をつけても良い。ゲー トパルスφ _{€j} の高さの選定は、従来方式に比 べ容易であり、2~3V程度で十分動作可能で ある。本方式の信号読み出しの特徴はアドレス ゲートパルス φ Gi が印加されたと同時に各画 素の画像情報はすべて読み出し信号ライン上の キャパシタに移る点であり、さらにスイッチト ランジスタQェの効果で、信号読み出し時の出 力端での時定数はCsurを充電する時定数とな っており、C s L + C s L' を充電するわけでは ないため高速化が容易である。さらに読み出し ゲートパルス中山の印加によって各画業の情報 を読み出し信号ライン上に増幅された信号とし て出すまでの時定数は、SITのドレイン・ソ - ス間のインピーダンスを利用することから、 オン抵抗Ron(STT)は極めて小さく出来て、時 定数R on(SIT)・(CsL + CsL・)も極めて 小さい。読み出しの速度が速く出来ることと、 光出力が増幅された信号であることから大容量

のエリアセンサの構成も可能となり、 5 2 5 × 5 2 5 以上、 8 0 0 × 8 0 0 、 1 0 0 0 × 1 0 0 0 を度までのエリアセンサの構成は可能である。

本願発明は上記のような新しい様々と読み出し方式によって、高速読み出しができ、大容量化も可能なエリアセンサを提供するものである。本願発明による読み出し方式では各面素に直流電流を放して流れる電流を検出する方式ではなく、完全なキャパシタの充放電信号のみを扱っているため低消費電力となっている。

さらに上述の如く、ピデオライン上に一負荷か、ピデオがして取りない。 日本を接続して取りのでは、日本のアドレスゲートパルス・ロー 自動をは、日本のアドレスゲートパルス・ロー ののは、日本ので

特間昭60-100886(ア)

はSITのドレイン30に接続されている。さ らに信号読み出しラインSLI にはこつのスイ ッチングトランジスタQD 及びQB が接続され ており、Qsのドレイン箱子(出力増子)10 には負荷抵抗R」を介じてビデオパイアス電圧 Vuo が印加されており、一方Qpのドレイン 増子20にも一定パイアス電圧V pp/が印加さ れている。ここで、信号読み出しラインSLi の寄生容量をCsL と表示している。光入力 h νによる画素 C ij の情報はS Ι Τ のゲートに書 積される。次に読み山し動作を説明する。第4 図(b)に示すように、西東Ciの光情報を読 み出す際には、まずプリチャージパルスφρに よってプリチャージトランジスタQDを導道さ せて、信号読み出しラインSLiを所定の電圧 V por - V thp まで充電を行なう。ここで Vtop はプリチャージトランジスタ Q p の 賃 値間圧で ある。次にアドレスゲートライン GLi 上にアド レスゲートパルスφ_{Gj} を加え、面乗 C ij のゲー トキャパシタCGを介してSITのゲート部分

3 1 にゲートパルスを加え、SITを導通させ ると、SITのドレイン30とソース32周の インピーダンスが下がることからキャパシタC s L に、予めプリチャージされた電圧 V p p ′ ー V thp は放電する。このとき、S J T のゲート 31に書積されていた光情報としてのキャリア によるゲート電位は、外部からのアドレスゲー トパルスφε」によって加算されてゲート電位を 上昇させるため、SITのドレイン30、ソー ス32間を流れる放電電旋は、光強度が強いも の程、大きくなる。入射光電流を『』とし、S 「Tのゲートの周囲のpin ダイオードの逆方向 鏡和電波を ls とすると、光入射によって発生 したキャリアによるSITのゲート31の程位 上昇分△Veはほぼ次式で与えられる。ここで Rはポルツマン定数、Tは絶対温度、Çは単位 質荷量を扱わす。

$$\Delta V_G = \frac{kT}{g} \ln \left(1 + \frac{I_L}{I_S}\right) \quad \cdots \quad (1)$$

$$-5. \quad J - 29.475 \mid T.09 - FEE.V_G$$

とドレイン電機JDの関係は、指数関数関係にあり、

$$I_p \propto \exp \frac{g \eta}{k T} V_{\epsilon}$$
 (2)

で 扱わされる。ここで かはゲート 電圧が真性ゲート点に及ぼす 割合を示す。

一方、入射光電視「」は光強度が弱い場合は入射強度P(μW/cm²)に比例するから、上配の読み出し動作において、SITのドレイン30とソース32間を流れる放電電流! pc は入射光電流!」と

$$I_{\text{PC}} \propto \exp\frac{\frac{g\eta}{kT}}{kT} \Delta V_{\text{G}} = \frac{g\eta}{kT} \left\{ \frac{kT}{g} \ln \left(1 + \frac{I_{\text{L}}}{I_{\text{S}}}\right) \right\}$$

$$I_{DC} \propto \left(1 + \frac{I_L}{I_S}\right)^{\eta}$$
(3)

ノーマリオフSITの場合の ≈ 1 としてよいか ら、 V _{D D}´ – V thp に充電されたキャバシタ C εLの故電電波 I _{D C} は入射光電波 I _L 、あるい は入射光強度 P (μW / ca²) に比例すること がわかる。

類4図(b)においてVsы の被形はCsы

の両端の電圧波形、あるいは信号読み出しライ ンSLi の電圧変化を示しており、アドレスゲ ートパルス φ ы の印加とともに a の点線、b の 一点額線、 c の実線のように変化して V pp ′ → Vthp の電圧から、電圧降下を起こしているの は、a は暗電流状態、b は通常の光強度の場合 、 c は飽和露光状態の場合にそれぞれ対応して いる。この放電の時定数は、第4図の回路では SITのドレイン・ソース間のオン抵抗 Ron(SIT) と C s c の積でほぼ決まる。暗電旋状態におい ては、第4回(b)の点線に示す如くアドレス ゲートバルス φ w が が が が が か が まれて も 、 S ! T が 準通しないことが望ましい条件である。箱電液 状態において、アドレスゲートパルス ø ej の 印加のみで、 CsLの放電が起こるとすると、 暗電流信号が、出力波形上に現れ、通常の光信 号との間のS/Nが悪くなるからである。

上述のようにアドレスゲートパルス o _{Gj} の 印加によって C s L を放電させた後、この C s L の放電量分を再充電することによって外部抵抗

特別昭60~100886(8)

R」の両端には再充電信号が現れる。

スイッチングトランジスタ Q s のゲートへの 読み出しアドレスパルス ϕ_{si} の印加によって 、 Q s を準通させると、キャパシタ C $_{sl}$ へは 、 $V_{DD}-V_{ThS}$ までの電圧が充電される。ここ で V_{ThS} は、スイッチングトランジスタ Q s の 関値電圧である。通常は

VDD - Vths ~ VDD r - Vthp …… (4) となるように選ぶ。 第4因(b)のVsLiの故形には、CsLが、ゆsiの印加によって再充電される様子が示されており、この再充電と同時に負荷抵抗RLの両端にはVout(拡大放形)で示された信号が検出される。 a、b、cはそれぞれ放電量に対応した波形であり、aは略和電洗状態、bは通常の光強度の場合、cは飽和電光状態に対応している。

以上が木順発明による読み出し動作の基本的動作である。

上述の説明から明らかなように、本願発明の 信号読み出し方法では、信号読み出しラインS Li の寄生キャパシタCs Lを利用しており、 プリチャージトランジスタQ0 によるCsぃ の 充電、アドレスゲートパルス ø e j による C i L の光情報に比例した放電、スイッチングトラン ジスタ(信号読み出しラインS Li の選択用ト ランジスタ) Q 5 を介した C c に の再充電によ って内部の商業Ciiの情報を負荷抵抗R」に取 り出している。プリチャージトランジスタQD を介して、読み出し時に、常に信号読み出しう インSLiの電位を所定の電位に充電し、SI Tのドレイン30、ソース32個に一定電圧が 加わるように設定した状態からゲートバルスゆ ci のアドレスを行なう点が、安定で、均一な 信号を持られる特徴となっている。CsLの放 雷量の独み出しは極めて容易にスイッチトラン ジスタQs を介して行なわれる。第4因の動作 の自合出力増子10における出力放形V。」もの 時定数は、負荷抵抗RL、Qsのオン抵抗Rows 及び信号読み出しラインS Li の寄生容量 CsL によって、(R」+Rons)・CsL 程度であ

၈.

次に、第4因に示された動作原理に基づく本 額 発明の実施例を第5回に示す。第5回は、本 顕発明によるSITエリアセンサの構成を示し ている。m×nのマトリックス状に配列された 各面素Citはノーマリオフの静電誘導トランジ スタとゲートキャパシタCgから構成されてお り、各SITのゲートはアドレスゲートライン G L 1 、 G L 2 、 G L 3 、 … 、 G L ■ とゲート キャパシタCgを介して ■ 列に接続され、一方 各SITのドレインは信号読み出しラインSL 1、SL2、SL3、…、SLn とn 列に接続 されている。各SITのソースは全面素共通に 接地電位になされている。さらに各個号鉄み出 しラインSLI 上にはプリチャージ用トランジ スタQI とこつのスイッチ用トランジスタQ~ 及び Q s が接続されており、 Q p のゲートライ ン54は、各債母読み出しラインSLiで上の プリチャージトランジスタQD のゲートにおい てすべて共通に接続されるようになされ、スイ

ッチ用トランジスタQ-のゲートライン53も 各信号読み出しライン上のスイッチトランジス タQェのゲートにおいてすべて共通に接続され るようになされている。各スイッチトランジス タQ8 のゲートには水平シフトレジスタ50か らの信号読み出しライン選択パルス列φ₅₁、φ s2、φs3、…、φsn が印加されるように構成 されており、各スイッチトランジスタQS のド レイン増子は共通にビデオ出力ライン51に接 映され、このピデオ出力ライン51上には一負 荷R」とビデオバイアス電額Vbb が接続され ている。信号出力は負荷抵抗R、の両端より将 られる。垂直シフトレジスタ52からは、各ア ドレスゲートラインGL1、GL2、GL3、 …、GL L 上へアドレスゲートパルスのei、 o 62、 φ 63、 ··· 、 φ 6m が印加されるように構成さ れている。さらに詳しく説明すると、各プリチ ャージトランジスタ QD のドレイン 爛子 は共通 にプリチャージ電圧Vog′の与えられた電源ラ イン55に接続されている。

特開昭60-100886 (9)

前5回において、各信号読み出しラインSL1、SL2、SL3、…、SLnの脊生キャパシタはCSL と表現されており、スイッチトランジスタQェのゲート・ドレイン頤キャパシタをCT、Qェのドレイン及びQsのソース増子が接地電位との個に持つキャパシタの大小関係は、表現されている。各キャパシタの大小関係は、有効に各耐素の光情報をピデオライン51に取り出すために

 C_{e} < C_{s} $L' \approx C_{T}$ $\leq C_{s}$ L ……… (5) としている。さらに各プリチャージトランジスタQ p の側値電圧を V_{thp} 、スイッチトランジスタQ T 、及びQ s の側値電圧を V_{tht} 、 V_{ths} とし、プリチャージパルス ϕ_{p} の高さを $V_{pp'}$ 、各水平シフトパルス ϕ_{s1} 、 ϕ_{s2} 、 … 、 ϕ_{sn} の高さを V_{pp} に等しいと仮定すると、

 $V_{pp'} - V_{thp} - V_{tht} \sim V_{pp} - V_{ths} \cdots \cdots (8)$ となるように電影電圧の値を選定している。逆に言うと、信号読み出しラインSLi がプリチ

第6 図は第5 図に示された本願発明による 2 次元 国体操像装置の狭み出し動作波形の一例を示す。第6 図に示した動作波形では、 $n \times n$ のマトリックス状に配列された顧素の光情報を順次(C_{11} 、 C_{21} 、 C_{31} 、 C_{31} 、…、 C_{n1})、(C_{12} 、 C_{22} 、 C_{32} 、…、 C_{n2})、…(C_{1j} 、 C_{3j+1} 、 C_{3j+1} 、 C_{3j+1} 、...、 C_{nj+1})、…(C_{1n} 、 C_{2n} 、 C_{2n} 、...、 C_{2n} 、...、 C_{2n} 、... 、 C_{2n} 、... C_{2n} 、... 、 C_{2n} 、... ... C_{2n} 、... ... C_{2n}

nm)と読み出していく場合の読み出し動作波形 を示している。同様の信号読み出しラインの寄 生キャパシタC。L 、もしくはCs L + C s L' の充放電を利用する動作原理を応用して、読み 出し値号ラインを一本切に飛び越し走査を行な う等の改良型も存在するが、本質的な部分は第 6回において、示されている。さらに第6回の 動作被形を改良する方法も存在する。一例とし て、類3図において説明したように、一水平洗 み出し期間後のわずか数μ sec 存在する一水平 帰線期間において、 ot gi のパルス高さよりも 高いパルス、俯えば2.5V以上、パルス幅数 μsec 以内のリフレッシュパルスを同一信号ラ インGL」上に加える機能を各アドレスゲート パルスに加える方法も存在する。本願発明によ る信号読み出し方式においては、アドレスゲー トパルスゆもj が加わってから、充分ゆもj の パルス幅(数μ sec 以下)以内の短い時間内に おいて各面素の光情報はキャパシタC si 、 C s」へ移行しており、第3因に示されるような 船んど--水平期間にわたってゲートパルス of of を加えつづける必要はない。従って本願発明に おける動作波形では第3因に示したような波形 ではなく、アドレスゲート時に Φ α j (高さ 2 V、パルス幅数μsec 以内)を加え、ほぼー水 平期間軽過後の水平帰線期間において、同一ラ イン上に ϕ_{G} よりも高い(2.5V以上、数 μ sec 以内)リフレッシュパルスを加えること になる。しかし、最も簡単には、第6図に示さ れるようにゅ ej としてパルス高さ2.5V以 上、パルス幅数μsec 以内のアドレスゲートパ ルスを用いれば、ゆぃ」のアドレス時に、殆ん どのゲートに蓄積されたキャリアはリフレッシ ュされるため、リフレッシュゲートパルスを水 平帰線削固に加える必要はなくなる。 ゲートの パルス高さは高くなるにつれてスイッチングに 伴うスパイクノイズが大きくなるため、スイッ チングスパイクノイズが、問題となる場合には アドレスゲートパルスφ ej の高さは2V以内 に抑え、一水平無線期間おいてリフレッシュバ

特開昭60-100886 (10)

ルスを加える機能が有効になるわけである。従って、ここでは最も簡単な動作被形を第6図に示してある。

第6回の動作を説明する。第5回の構成で、 第4因の原理図と異なる点は、信号読み出しラ インSLi(i=1~n)上にスイッチ用トラ ンジスタQェが付加されている点であるが、こ れは次のような頭山による。同一個号読み出し ラインSLIには#個のSITが接続されてい るが、光検山状態においては、SLiと接地点 との間のインピーダンスは各S!Tに光が照射 されて、ゲートにキャリアが蓄積されることに よって各SITのソース・ドレイン間のチャン ネル内に存在する電位静壁の高さが減少するた め、光積分とともに、次第に減少してくる。S Li と接地点との間のインピーダンスが減少す るとCsL + Csц′ に予めプリチャージされた 電位が放電されることになるが、この放電量は 、一列分の光情報の和に相当したものであり、 どの画素の光情報であるかを特定することはで

きなくなってしまう。一方、光情報は各SIT のゲートに蓄積されるためSLiの電位が変動 しても殆んど失われることはない。水平シフト パルスφsi が加わってからφsn が加わるま での時間は略々一水平期間に等しく、TV信号 では60μ sec 程度である。従って、第4図に 示した原理図のままで、プリチャージ信号によ り借号読み出しラインSLi(i = 1~n)が プリチャージされてGL丿 がアドレスされゅ により初めの西東C() が読み出されてから、 φ_{sn} によりC_{nj} が読み出されるまでの簡に 、後半の信号読み出しライン程、予めプリチャ - ジされた電圧レベルが放電しやすくなってい るわけである。特にSLN のラインのプリチャ ージ電位は、 øsn によって Cnj が読み出さ れるまでの60μ sec 程度は一定に保たれる必 要があり、その國、向**一SLn**ラインに接続さ れた他の茜素の光受光による影響は極力抑えら れなければならない。しかし、実験的に明らか になったことであるが、一水平ラインSLiに

並べる画素が増加すればするほど光積分ととも にSLi と接地間のインピーダンスは下がるわ けで、一水平期回である60μ sec 程度の時間 といえども無視できるものではない。そこで新 たに第5回に示されたスイッチトランジスタQ ェを挿入し、予め信号 読み出しラインをプリチ ャージする際に、寄生キャパシタ Csu + Csu' を充電しておき、充電後ただちにアドレスゲー トパルスφ ej を印加して、各画素 Cıj、 Cıj 、Caj、…、Cnjの光情報を各信号読み出しラ インSL1、SL2、SL3、…、SLnの数 生キャパシタCs + Cs L′の放電量として替 積させ、その後、ただちにQ~をオフさせ、キ ャパシタCsl、にのみ各面素の情報を蓄積させ の放電量とは無関係に出力ラインに各面素の情 報を取り出す方式を実施したわけである。本方 式の動作波形を第6回は二つの水平期間にわた って示している。

時刻し』において φャ を印加して、各信号銃

み出しライン上のスイッチトランジスタQャを 周時に導通させ、時-朝t z において φ p を印加 して、各信号読み出しライン上のプリチャージ トランジスタを同時に導通させて、各信号鉄み 出しラインのキャパシタ CsL+CsL'を所定 のプリチャージ電圧レベルまで充電を行なう。 その後、時刻t3 においてアドレスゲートパル スφ eri によって覆素 C ij 、 C zj 、 C ij 、…、Cng の各SITを同時に導過させて、 各SITのゲートに蓄積されていた光情報を寄 生キャパシタCs 、+ Сs 、′ の放電量として各 信号読み出しラインSL1、SL2、…、SL n 上に移行させ、その後ただちに時刻t ⊿ にお いて Q ェをオフさせて、 C s L と C s L′の分離 を行なう。その後時刻しょ、しょ、しゃ、…… において順次 φ s 1 、 φ s 2 、 φ s 3 、 … 、 φ sn の水平シフトパルスを各億号読み出しライン 上のスイッチトランジスタQS のゲートに加え ることで、ピデオ電圧Vpp から各キャパシタ CsL/の放電量を再充電することで、負荷抵抗

持問昭60-100886(11)

R この両類において山力信圧 V_{out} を得ることができる。同様にして、次の水平期間において、次の面集列 C_{1j+1} 、 C_{2j+1} 、 C_{3j+1} 、 \cdots 、 C_{nj+1} が読み出される。

実際に用いられる時間的数値を述べると、T V 信号の場合、菌素数は500×500程度必 要であることから、一水平読み出し期間は65 μ sec 程度となる。本願発明のSITのエリア センサにおいて一面素の読み出し時定数は、数 10n sec は容易に実現されており、φェのパ ルス幅は、φρ のパルス幅、φς のパルス幅の 和程度としても5μ sec 以下で充分である。従 って本方式による読み出し方式を用いれば、5 00×500素子程度の画像情報は容易にTV 健身を用いて読み出される。本方式の場合、 ø s のパルスによって読み出される無の時定数は 、前述の知く、Csu′を充電する時定数となっ ており、C s L + C s L'を充電するわけではな いため高選化が容易であり、数10nsec程度の 時定数は容易に実現される。さらに高速化を計

るためにはビデオ出力ライン51の寄生キャパ . シタンス、実効抵抗を下げる。

次に本願発明の別の実施例を釣り図に示す。 第7因が第5因の実施例と大きく異なる点は、 第5回においては各面素の信号はビデオライン 5 1上の一負荷R L 及びビデオ電圧 V p p から 読み出されていたのに対し、第7因の実施例で は、各信号鉄み出しラインSL1、SL2、… 、SLn上にスイッチトランジスタQェ及びQ s を直列接続し、さらにQs のドレインをCC D70の各套積領域701、702、703、 …、70m へ入力している点である。CCD7 Oは2相クロック φ H1 、 φ H2 により動作し 、各審積領域を形成する電位井戸内へ各信号鉄 み出しラインの寄生容量の一部Csu1に蓄積さ れた画素情報(C tj 、C z; 、C 3; 、…、 C n; の情報)を各スイッチトランジスタQs の共通ゲートライン74に印加される転送パル ス φ 6°o によって並列に周時転送し、一水平期 簡内に同時転送されたCCDの電位井戸内の情

報を、順次2相クロックφ H1 、 φ H2 によっ て出力バッファ72へ送出し、次の水平期間に おいては、次の画素列(Cij+1 、 Czi+1 、 … 、 C_{nj+1}) の情報を順次出力パッファ 7 2 へ転送 して読み出すわけである。このようにして全面 素を読み出している。予めトランスファパルス φ - によってスイッチトランジスタ Q - を導通 させた後、プリチャージパルス Φ p によってプ リチャージトランジスタを導過させることで各 信号読み出しラインSL1、SL2、SL3、 ···、S L n の容量 C s L + C s L ′ を所定の電位 レベルに充電させた後、ただちにアドレスゲー トパルスゆも; をアドレスゲートラインGL に加えて耐素 Cij、 Czj、 …、 Cnj を蓄積光情 報をCsL + CsL′からの放電量として各信号 読み出しラインSL1、SL2、SL3、…、 SLn上に装積させた後、ただちにトランスフ アパルスφ - を切って、スイッチトランジスタ QS のゲートライン74にゲートパルス Ф 60 を印加すると各CLs/に蓄積されていた西森C

本顕発明の実施例においては、光入力は連続光として説明してきたが、当然のことながら一定時間の光入力に対する画像検出も本顧発明による2次元因体組像装置を用いて行えることは明らかである。

本願発明の画素の構成要素として用いられる 静電誘導トランジスタは半導体材料を用いて形成された縦型構造のものが望ましい。当然のこ

特開昭60-100886(12)

とながら、SI材料のみならず、Ge、JnSb、Hg Cd Te 等の他の材料を用いて赤外光画像検出も可能である。SITのゲート構造としては、従来のpn接合を含むMISゲート構造とトージのにゲート部分をチャンネル領域によるは、禁制帯幅の広い半導体としても良い。例はを格の大きないになる。AIAs Pとする等々である

第8回及び第9回は木願発明による構成の2次元固体準備を開かて特定の画素情報の。信号を読み出した場合の特性を示している。画素の構造はSip内に類型に形成された静電域上にのランジスタとSIIのゲートp + 拡散版 中 Sip N + 競グ P + されたりのの形成されており、寸法は約500 μ×50 μ程度で、ソース長は100μm としている。Sip N + 競の厚さは約700 A 程度である。

このような画素は互いに絶縁 及びpn接合分離 されている。このような面素をマトリックス状 に形成し、その中の一面素についての出力電圧 Vout のピーク値を光強度 P (μW / cm²)に 対して、信号読み出しラインのキャパシタCsu に対するCaの比をパラメータとしてプロット したものが第8回である。この実験においては Cst - Cst' - 50p F & U. Vpp' - Vth - V_{tht} = 1 Vとしている。光積分時間は、1 1. 2 msecである。第8因で中_てのパルス幅は 5 μ sec 、φ g の パルス 幅は 3 5 O nsecとして いる。CェノCsu'の比が大きくなるにつれて、 出力電圧が飽和レベル1Vに近づく傾向が見ら れる。第8因の動作条件では C e < C + ≤ C si = C s としている。第9回は同様にマトリッ クス状に形成された本願発明による2次元固体 観像装置において、一直素を読み出した場合の 出力電圧 Vout と光強度 P (μ W / cm²) との 関係をCs」、の値をパラメータとして示したも のである。光照射時間は同じく1.1.2 msecと

しており、 $V_{DD'}$ – V_{thP} – V_{thS} = 1 V_{TD} る。第 9 図の動作条件では C_{G} < $C_{SL'}$ $\approx C_{T}$ $\lesssim C_{SL}$ としており、 $C_{SL'}$ = 5 0 P F の条件のとき乗も良好である。


第8因、第9因は木願発明の2次元固体顕像 装置による読み出し方法を用いた結果の一例で ある。前述の(5)式、(6)式の条件を満た すことで良好な特性が得られることがわかる。


4.因面の簡単な説明


第1図は従来型SITエリアセンサの構成を 示す図、第2回は第1回の構成における従来型 読み出し方法による動作被形の一例を示す図、 第3因は別の動作波形例を示す因、第4因は本 顧発明による読み出し方法の原理説明図であり 、第4因(a)は動作回路、第4因(b)は焼 み出し動作被形を示す図類5図は本顧発明によ るSITエリアセンサの構成例を示す図、第6 図はその読み出し動作被形の一部分を示す图、 第7回は、本顧発明の別の実施例であって、出 力信号をCCDを利用して取り出す構成例、第 8因は本願発明による2次元因体機像装置にお いて、本願発明の読み出し方法により読み出さ れた出力信号と光強度Pとの関係をCェ/Csビ の比をパラメータとして示したものであり、第 9 図は周様に C s L'の値をパラメータとして示 したものである。

50…水平シフトレジスタ、51…出力ビデオ ライン、52、73…垂直シフトレジスタ、5 3、75…トランスファバルスφェ 印加用ゲー トライン、 5 4 、 7 6 … アリチャージバルス ゆ p 印加用ゲートライン、 5 5 … アリチャージ電源ライン、 7 0 … C C D シフトレジスタ、 7 0 1、 7 0 2、 7 0 3、 …、 7 0 n … C C D シフトレジスタの各個号審積部、 7 2 … C C D 出力パッファ、 7 4 … トランスファパルス φ_{GC} 印加用ゲートライン。

特許出願人 西 澤 西







8 5 ⊠

